為方便軟考考生對(duì)嵌入式系統(tǒng)設(shè)計(jì)師考試知識(shí)點(diǎn)的檢測(cè)，希賽軟考頻道為考生整理了軟考嵌入式系統(tǒng)設(shè)計(jì)師考試經(jīng)典100題的資料，本文是軟考嵌入式系統(tǒng)設(shè)計(jì)師考試經(jīng)典100題的31-40題內(nèi)容（100題及答案解析完整版可在本文文首本文資料處或文末的資料下載欄目下載）：

31、下面有關(guān)Flash存儲(chǔ)器的描述中，不正確的是（  ）。

A.Flash存儲(chǔ)器屬于非易失存儲(chǔ)器

B.Flash存儲(chǔ)器的讀操作與SRAM存儲(chǔ)器的讀操作基本相同

C.Flash存儲(chǔ)器的寫(xiě)操作與SRAM存儲(chǔ)器的寫(xiě)操作基本相同

D.Flash存儲(chǔ)器在寫(xiě)入信息前必須首先擦除原有信息

32、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的位數(shù)分別是（ ）。

A.12和32

B.14和32

C.12和16

D.14和16

33、（  ）不屬于按尋址方式劃分的一類存儲(chǔ)器。

A.隨機(jī)存儲(chǔ)器

B.順序存儲(chǔ)器

C.相聯(lián)存儲(chǔ)器

D.直接存儲(chǔ)器

34、計(jì)算機(jī)處理模擬視頻信號(hào)過(guò)程中首先要進(jìn)行（ ）。

A.A/D變換

B.數(shù)據(jù)壓縮

C.D/A變換

D.數(shù)據(jù)存儲(chǔ)

35、如果12位D/A轉(zhuǎn)換器的滿量程為10V，轉(zhuǎn)換精度為±1/2LSB，則轉(zhuǎn)換器的絕對(duì)精度為（  ）。

A.1.22mV

B.2.44mV

C.1.25mV

D.2.5mV

36、某8位D/A變換器的輸出最大電壓為5V，其分辨率指標(biāo)是最低有效位輸入時(shí)輸出的變化程度，那么該D/A變換器的分辨率是（  ）。

A.10mv

B.20mv

C.40mv

D.50mv

37、以下關(guān)于嵌入式系統(tǒng)總線的描述中，不正確的是（  ）。

A.異步通信時(shí)數(shù)據(jù)是一幀一幀傳送的，每幀數(shù)據(jù)的傳送靠起始位來(lái)同步

B.SPI、IIC.UART都屬于串行通信方式

C.同步通信方式是字符同步，且在字符與字符之間的時(shí)序仍然是同步的

D.RS232、RS485、USB.IEEE1394總線都屬于外部總線

38、IEEE 1394具有（ ）位地址空間，EEE 1394的通信協(xié)議具有三個(gè)協(xié)議層，不包括（ ）。

（1）

A.8

B.16

C.32

D.64

（2）

A.事務(wù)層

B.表

C.鏈路層

D.物理層。

39、以下不屬于嵌入式系統(tǒng)硬件PCB圖設(shè)計(jì)原則的是（  ）。

A.高速信號(hào)優(yōu)先

B.先整體設(shè)計(jì)再局部調(diào)整

C.先簡(jiǎn)單后復(fù)雜

D.優(yōu)先核心器件布局

40、在利用FPGA/CPLD進(jìn)行邏輯電路設(shè)計(jì)時(shí)，綜合后的結(jié)果是（  ）。

A.Verilog或VHDL等源文件

B.電路級(jí)的網(wǎng)表文件

C.仿真結(jié)果

D.可燒寫(xiě)的編程文件