2023年上半年軟件設計師重要知識點100條由希賽網(wǎng)軟考頻道整理，因篇幅有限，本文只展示了部分內容，完整內容請考生點擊附件下載查看。

2023年上半年軟件設計師重要知識點100條部分內容如下：

1、碼制的表示

2、浮點數(shù)的表示

（1）浮點數(shù)格式

階碼決定范圍，階碼越長，范圍越大；

尾數(shù)決定精度，尾數(shù)越長，精度越高。

（2）浮點數(shù)運算過程

對階→尾數(shù)計算→格式化；

對階：小數(shù)像大數(shù)看齊，尾數(shù)右移。

3、校驗碼

4、CPU組成

CPU主要由運算器、控制器、寄存器組和內部總線等部件組成。

（1）運算器

算術邏輯單元ALU：執(zhí)行算術運算和邏輯運算。

累加寄存器AC：暫存數(shù)據(jù)，為ALU提供工作區(qū)。

數(shù)據(jù)緩沖寄存器DR。

狀態(tài)條件寄存器PSW歸屬有爭議。

（2）控制器

程序計數(shù)器PC：存儲下一條要執(zhí)行指令的地址。

指令寄存器IR：存儲即將執(zhí)行的指令。

指令譯碼器IDO

時序部件。

5、CISC與RISC

CISC（復雜指令集）的特點：指令數(shù)量多，指令頻率差別大，可變長格式，多種尋址方式，使用微碼（微程序）實現(xiàn)，研制周期長。

RISC（精簡指令集）的特點：指令數(shù)量少，頻率接近，定長格式，單周期，多寄存器尋址，多通用寄存器，硬布線邏輯控制，適用于流水線。有效支持高級程序語言，優(yōu)化編譯。

6、流水線技術

流水線建立時間：第1條指令執(zhí)行時間。

流水線周期：指令分段后，最長段時間。

流水線執(zhí)行時間（默認使用理論公式，無答案時考慮實踐公式）。

理論公式：流水線建立時間+（指令條數(shù)-1）*流水線周期。

實踐公式：指令段數(shù)*流水線周期+（指令條數(shù)-1）*流水線周期。

吞吐率=指令條數(shù)/流水線執(zhí)行時間。

最大吞吐率=流水線周期的倒數(shù)。

7、局部性原理

時間局部性：指程序中的某條指令一旦執(zhí)行，不久以后該指令可能再次執(zhí)行，典型原因是由于程序中存在著大量的循環(huán)操作。

空間局部性：指一旦程序訪問了某個存儲單元，不久以后，其附近的存儲單元也將被訪問，即程序在一段時間內所訪問的地址可能集中在一定的范圍內，其典型情況是程序順序執(zhí)行。

8、常見存儲器

（1）按內容存取

相聯(lián)存儲器（如Cache）

（2）按地址存取

隨機存取存儲器（如內存）

順序存取存儲器（如磁帶）

直接存取存儲器（如磁盤）

（3）工作方式

隨機存取存儲器RAM（如內存DRAM）

只讀存儲器ROM（如BIOS）

9、Cache

在計算機的存儲系統(tǒng)體系中，Cache是（除寄存器以外）訪問速度最快的層次。解決CPU與主存之間速度容量不匹配問題。

Cache與主存映射三種方式：

10、主存編址計算

內存單元數(shù)個數(shù)=最大地址+1-最小地址。

內存編址內容：按字編址（每個存儲單元存放內容為機器字長一題干定義）、按字節(jié)編址（每個存儲單元內容為1字節(jié)即8bit）。

內存總容量=存儲單元個數(shù)*編址內容。

內存總容量=單位芯片容量*芯片片數(shù)。

芯片片數(shù)=內存總容量/單位芯片容量。

單位芯片容量=內容總容量/芯片片數(shù)。