摘要:摘要:介紹了如何利用modelsim提供的FLI(ForeignLanguageInterface)接口對VHDL設(shè)計(jì)文件進(jìn)行協(xié)同仿真,給出了協(xié)同仿真的意義以及協(xié)同仿真的程序結(jié)構(gòu)和系統(tǒng)結(jié)構(gòu)。1前言協(xié)同仿真就是利用仿真工具提供的外部接口,用其它程序設(shè)計(jì)語言(非HDL語言,如c語言等)編程,用輔助仿真工具進(jìn)行仿真。Modelsim提供了與c語言的協(xié)同仿真接
摘要:介紹了如何利用modelsim提供的FLI(Foreign Language Interface)接口對VHDL設(shè)計(jì)文件進(jìn)行協(xié)同仿真,給出了協(xié)同仿真的意義以及協(xié)同仿真的程序結(jié)構(gòu)和系統(tǒng)結(jié)構(gòu)。
1 前言
協(xié)同仿真就是利用仿真工具提供的外部接口,用其它程序設(shè)計(jì)語言(非HDL語言,如c語言等)編程,用輔助仿真工具進(jìn)行仿真。Modelsim提供了與c語言的協(xié)同仿真接口。以Windows平臺(tái)為例,用戶可通過modelsim提供的c語言接口函數(shù)編程,生成動(dòng)態(tài)鏈接庫,由modelsim調(diào)用這些動(dòng)態(tài)鏈接庫進(jìn)行輔助仿真,如圖1所示。
圖1 協(xié)同仿真示意圖
2 Modelsim及FLI接口介紹
Modelsim是Model Technology(Mentor Graphics的子公司)的HDL硬件描述語言仿真軟件,可以實(shí)現(xiàn)VHDL、Verilog以及VHDL-Verilog混合設(shè)計(jì)的仿真。除此之外,Modelsim還能夠與c語言一起對HDL設(shè)計(jì)文件實(shí)現(xiàn)協(xié)同仿真。同時(shí),相對于大多數(shù)的HDL仿真軟件來說,Modelsim在仿真速度上也有明顯優(yōu)勢。這些特點(diǎn)使Modelsim越來越受到EDA設(shè)計(jì)者、尤其是FPGA設(shè)計(jì)者的青睞。
Modelsim的FLI(Foreign Language Interface)接口,提供了c語言動(dòng)態(tài)鏈接程序與仿真器的接口,可以通過c語言編程對設(shè)計(jì)文件進(jìn)行輔助仿真。
3 協(xié)同仿真系統(tǒng)的結(jié)構(gòu)及意義
Modelsim與c語言協(xié)同仿真,一是用于產(chǎn)生測試向量,避免手工編寫測試向量的繁瑣;二是可以根據(jù)程序計(jì)算結(jié)果自動(dòng)檢查仿真結(jié)果正確與否;三是模擬其它模塊(如RAM)的功能,在系統(tǒng)級對設(shè)計(jì)文件仿真。實(shí)踐中一般是把一和二結(jié)合在一起,用程序產(chǎn)生仿真向量,一方面輸出給設(shè)計(jì)文件作為輸入,另一方面由程序本身對該向量計(jì)算,把得到的結(jié)果與仿真器的輸出結(jié)果比較,檢查邏輯是否正確,如圖2所示。至于模擬功能,現(xiàn)在已經(jīng)有一些通用芯片的模擬程序,如denali可以模擬RAM的功能。另外,用戶也可以利用modelsim提供的編程接口自己模擬一些芯片的行為,然后與設(shè)計(jì)文件連接到一起仿真。
圖2 語言測試程序?qū)HDL設(shè)計(jì)文件的協(xié)同仿真結(jié)構(gòu)圖
通信工程師備考資料免費(fèi)領(lǐng)取
去領(lǐng)取
共收錄117.93萬道題
已有25.02萬小伙伴參與做題