進行系統(tǒng)設計的Xilinx軟件使用方法[2]

  5） 生成原理圖對應的HDL文件 - 點擊“Sources in Project”列表中的sch文件，在“Process”窗口選擇“View HDL Functional Model”。這樣會自動生成Schematic對應的HDL文件，其中例化了上面的各個模塊。要改變HDL文件類型，可以改變Project屬性中的“Generated Simulation Language”屬性。

  6） 生成Symbol對應的HDL文件 - 在打開一個sym文件時，選擇Tools -> Generate HDL Template from Symbol。此時可以選擇生成VHDL還是Verilog的文件。

  7） 對每個模塊的內容進行編寫。

  Summary: 雖然我個人偏好使用HDL進行設計，但是在設計初期使用這種Schematic方法進行自頂向下的設計真的十分方便。首先它增強了設計的可維護性和可讀性，使修改和傳播都更為方便；其次由于它可以自動生成HDL代碼，這樣對下一步的設計也起到了簡化操作的作用。

  Advice：在使用過程中碰到的幾個問題希望以后Xilinx能解決

  1） 在編輯Symbol時改變復制后的PinName會同時改變原始PinName。

  2） Symbol Wizard可以添加bus，只要給Pin命名A（4:0）就可以。

  3） 只能在Pereference里改顏色，而不能改變某一特定連線的顏色，以起到區(qū)分控制線/數(shù)據(jù)通路的作用。

[1]  [2]