實(shí)現(xiàn)拆分大組合邏輯的方法過程講解[3]

  if （reset）

  counter0 = 0;

  else

  counter0 = counter0 + 1;

  always @（posedge clk）

  begin

  counterreg0 <= counter0;

  if （counterreg0 == 4'b1111）

  outreg0 <= 1;

  else

  outreg0 <= 0;

  end

  assign counter1 = counterreg1 + outreg0;

  always @（posedge clk）

  begin

  counterreg1 <= counter1;

  if （counterreg1 == 4'b1111）

  out <= 1;

  else

  out <= 0;

  end

  lflhust 寫的程序沒有達(dá)到邏輯拆分的目的，原因很簡(jiǎn)單，那個(gè)程序綜合后生成的電路的流水線深度還是1。zf0579那個(gè)程序的流水線深度才是2，達(dá)到了拆分的目的。 作邏輯的出發(fā)點(diǎn)不是寫HDL代碼，而是在寫代碼前腦子里面要有你需要實(shí)現(xiàn)的邏輯的電路結(jié)構(gòu)。

  作邏輯的出發(fā)點(diǎn)不是寫HDL代碼，而是在寫代碼前腦子里面要有。你需要實(shí)現(xiàn)的邏輯的電路結(jié)構(gòu)。

[1]  [2]  [3]