基于Spartan-3FPGA的DSP功能的方案[1]

  本文闡述了Spartan-3 FPGA針對DSP而優(yōu)化的特性，并通過實現(xiàn)示例分析了它們在性能和成本上的優(yōu)勢。

  所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計需求。然而，當(dāng)考慮在FPGA構(gòu)造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺特性。

  Spartan-3 FPGA的面世改變了嵌入式DSP的應(yīng)用前景。雖然Spartan-3系列器件的價位可能較低，但它們同樣具有DSP設(shè)計所需的平臺特性。這些平臺特性能夠以較高的面積利用率實現(xiàn)信號處理功能，使設(shè)計達(dá)到更低價位點。

  Spartan-3器件用作協(xié)處理器或預(yù)/后處理器是非常理想的，它們將運算密集型功能從可編程DSP上卸載下來以增強系統(tǒng)性能。

  1 針對DSP而優(yōu)化

  賽靈思公司的Spartan-3器件采用90nm工藝技術(shù)以及300mm晶圓，大大降低了FPGA的成本。與此同時，這些器件還包括諸如嵌入式18×18位乘法器、大塊存儲器（18kb）、分布式RAM以及移位寄存器等關(guān)鍵DSP資源。這些高級特性意味著采用Spartan-3 FPGA，能以比其它競爭FPGA低得多的價位實現(xiàn)DSP算法。

  單個LUT代替16個寄存器。除增加系統(tǒng)的基本性能之外，這些嵌入式特性還能提高器件的利用率。例如，如果在邏輯結(jié)構(gòu)中實現(xiàn)Spartan-3嵌入式乘法器，需要占用300~400個邏輯單元（LE）。此外，因為嵌入式乘法器緊鄰邏輯結(jié)構(gòu)，所以拓展其功能（比如創(chuàng)建加法器或者級聯(lián)多個乘法器來支持復(fù)雜的算法功能）是非常簡單的。

  為提高效率，許多DSP功能以時分復(fù)用的形式在管道中得以很好實現(xiàn)。這樣做雖然能創(chuàng)建帶寬更高、速度更快的系統(tǒng)，但同時也將面臨更多臨時存儲單元需求而帶來的成本增加。譬如，時分復(fù)用濾波器需要將各個乘法-累加單元的結(jié)果存儲在移位寄存器里。這種設(shè)計將在用完FPGA的邏輯資源之前就可能耗盡寄存器或存儲器資源。Spartan-3 FPGA系列的之處在于它們可提供這樣一種模式：一個查找表（LUT）能夠執(zhí)行邏輯功能或配置成一個16位移位寄存器。

  許多DSP功能也需占用大量的存儲器資源，它們需要便箋存儲器來保存系數(shù)、執(zhí)行FIFO以及獲得較大的緩沖區(qū)。與目前使用的其它低成本FPGA相比，Spartan-3器件可提供更多的存儲位數(shù)。對于許多DSP設(shè)計而言，最重要的資源是FPGA內(nèi)的嵌入式存儲器，而不是邏輯電路或者乘法器。因為存儲資源不足，采用競爭的低成本器件的設(shè)計工程師不得不選用更大規(guī)模的器件或采用外部存儲器來構(gòu)建系統(tǒng)，而這些系統(tǒng)只需一片體積很小的Spartan-3 FPGA就可以得到實現(xiàn)。

[1]  [2]