數(shù)字語音解碼器的低功耗的設計策略[3]

  1.3 結(jié)構(gòu)級低功耗設計策略

  在結(jié)構(gòu)級，降低功耗最重要的策略是利用并行處理或流水線技術(shù)。流水優(yōu)化后，還可以減少中間數(shù)據(jù)的讀取操作，且比串行處理對存儲器的讀取操作減少約50％，這對降低系統(tǒng)功耗大有裨益。

  由于語音解碼的模塊較多，通過研究可以發(fā)現(xiàn)，通過簡單的消除數(shù)據(jù)相關(guān)后各模塊可以流水操作，減少了解碼的時間，從而降低實時處理的時鐘頻率；在多聲道語音處理中，可以使用多聲道并行處理，增加處理模塊以減少處理時間。在MP3解碼中，立體聲處理之后，左聲道的后續(xù)處理（混疊重建、IMDCT和子帶綜合濾波等）和右聲道的后續(xù)處理可以并行進行，由于IMDCT（逆改進離散余弦變換）和子帶綜合濾波是解碼中運算量最大的部分，左右聲道的并行性幾乎可以把系統(tǒng)的處理時間減少一半。

  為了提高處理速度，還可以挖掘耗時長的模塊的內(nèi)部并行處理潛力。例如在IMDCT處理是MP3和ACC語音處理中運算量大耗時長的模塊。可以在IMDCT內(nèi)部放置2個乘法器，這樣可以同時運算兩列數(shù)據(jù)，速度提高1倍。

  顯然通過增加硬件的模式提高處理速度并未減少運算量，但提高了處理速度，其代價就是增加了芯片面積，導致成本上升，處理時必須綜合考慮，以達到較好的性價比。

  在電路級和工藝級的低功耗設計技術(shù)主要是全定制集成電路設計技術(shù)。全定制的設計可以將硅片充分利用，布局、布線、排版組合等均需要反復斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設計原則設計版圖，與同樣功能而采用自動布局布線方法實現(xiàn)的電路相比較，手工設計電路可以節(jié)省一半以上的芯片面積，尤其是使用基于鎖存器的手工布局布線代替基于D觸發(fā)器自動布局布線，降低面積的同時系統(tǒng)功耗減少了約88％。

  2 結(jié)論

  首先分析了CMOS集成電路的功耗物理組成，得到其主要功耗。其次，SoC低功耗設計的各種級別層次采用不同的設計方法，由此重點分析了在語音解碼中各層次采取各種策略以降低系統(tǒng)功耗，并取得了初步效果。系統(tǒng)級使用雙向不交疊時鐘技術(shù)，可以將運算主頻降低50％；算法級主要使用匯編語言重寫和優(yōu)化原代碼，將MP3解碼的C代碼轉(zhuǎn)為匯編代碼后，從原來的86 Kb降為13 Kb，AMR解碼的C代碼轉(zhuǎn)為匯編代碼后，從原來的158Kb降為25 Kb；在結(jié)構(gòu)級，增加協(xié)處理器進行并行計算，在IMDCT內(nèi)部放置2個乘法器，這樣可以同時計算兩列數(shù)據(jù)，速度提高1倍，MP3的解碼中，通過增加矩陣乘法器以提高子帶綜合濾波的處理速度，可減少91％的運算時間。

[1]  [2]  [3]