數(shù)字語(yǔ)音解碼器的低功耗的設(shè)計(jì)策略[1]

  近年來(lái)，隨著個(gè)人手持多媒體設(shè)備的快速增長(zhǎng)，低功耗設(shè)計(jì)變得越來(lái)越重要，甚至成為決定產(chǎn)品是否成功的關(guān)鍵，如筆記本電腦、PDA、移動(dòng)電話等時(shí)尚消費(fèi)和商務(wù)類電子產(chǎn)品，對(duì)電池的供電時(shí)間要求越來(lái)越高，高功耗成為延長(zhǎng)電池使用時(shí)間突出的制約因素。

  CMOS數(shù)字電路的功耗主要由3部分組成：跳變功耗、短路功耗和靜態(tài)漏電功耗。其中占系統(tǒng)功耗比例大于90％的為跳變功耗，也稱動(dòng)態(tài)功耗。對(duì)于SoC而言，所有的設(shè)計(jì)方法都是圍繞著動(dòng)態(tài)功耗來(lái)進(jìn)行。如何從各個(gè)層次、各個(gè)方面盡量減少動(dòng)態(tài)功耗，將是語(yǔ)音解碼設(shè)計(jì)中的重點(diǎn)內(nèi)容。

  1 語(yǔ)音解碼器的低功耗設(shè)計(jì)策略

  SoC低功耗的設(shè)計(jì)應(yīng)該從頂層到底層各個(gè)階段進(jìn)行優(yōu)化設(shè)計(jì)的工作，主要運(yùn)用各級(jí)的低功耗策略，通常在系統(tǒng)級(jí)、算法級(jí)、結(jié)構(gòu)級(jí)、電路級(jí)、布局布線以及制造工藝等層次上綜合考慮。有研究表明，除了制造工藝外，高抽象層次（系統(tǒng)級(jí)、算法級(jí)、結(jié)構(gòu)級(jí)）的設(shè)計(jì)因素對(duì)功耗的影響比其他層次要大的多。因此系統(tǒng)級(jí)、算法級(jí)、結(jié)構(gòu)級(jí)的低功耗設(shè)計(jì)技術(shù)的研究非常重要。

  1.1 系統(tǒng)級(jí)的低功耗設(shè)計(jì)策略

  降低系統(tǒng)級(jí)的功耗實(shí)際上是減少動(dòng)態(tài)功耗。主要方法是時(shí)鐘采用power-down管理模式，在SoC處于空閑狀態(tài)時(shí)，使SoC運(yùn)作于休眠狀態(tài)（只有部分設(shè)備處于工作之中）；在預(yù)設(shè)時(shí)間到來(lái)時(shí)，產(chǎn)生一個(gè)中斷，由該中斷喚醒其他設(shè)備；或采用門生時(shí)鐘技術(shù)停掉未工作模塊的時(shí)鐘，從而降低系統(tǒng)功耗。

  另外，多時(shí)鐘設(shè)計(jì)也是降低系統(tǒng)功耗的有效方法，即讓運(yùn)算量小的模塊采用低頻率時(shí)鐘；而運(yùn)算量大的模塊使用高頻率時(shí)鐘。

  本設(shè)計(jì)綜合使用了上述設(shè)計(jì)策略以降低系統(tǒng)功耗。使用一個(gè)系統(tǒng)主頻，通過對(duì)時(shí)鐘的精細(xì)控制，即時(shí)鐘使能＆禁止以控制模塊的工作狀態(tài)；使用雙向不交疊時(shí)鐘技術(shù)，提高運(yùn)算量大的模塊的操作頻率，同時(shí)消除了競(jìng)爭(zhēng)與冒險(xiǎn)的可能。雙向不交疊時(shí)鐘由系統(tǒng)時(shí)鐘Cp分為2個(gè)不交疊的時(shí)鐘，yCp和zCp。

   [1]  [2]  [3]