PXA270的電池充電及電量計量模塊設(shè)計[1]

  頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分，他將一個高穩(wěn)定和高準(zhǔn)確度的基準(zhǔn)頻率，經(jīng)過四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和基準(zhǔn)度的頻率。分頻器是集成電路中最基礎(chǔ)也是最常用的電路。整數(shù)分頻器的實現(xiàn)比較簡單，可采用標(biāo)準(zhǔn)的計數(shù)器或可編程邏輯器件設(shè)計實現(xiàn)。但在某些場合下，時鐘源與所需的頻率不成整數(shù)倍關(guān)系，此時可采用小數(shù)分頻器進(jìn)行分頻。本文利用VerilogHDL硬件描述語言的設(shè)計方式，通過ModelSimSE開發(fā)軟件進(jìn)行仿真，設(shè)計基于FPGA的雙模前置小數(shù)分頻器。隨著超大規(guī)模集成電路的發(fā)展，利用FPGA小數(shù)分頻合成技術(shù)解決了單環(huán)數(shù)字頻率合成器中高鑒相頻率與小頻間隔之間的矛盾。

  1 雙模前置小數(shù)分頻原理

  小數(shù)分頻器的實現(xiàn)方法很多，但其基本原理一樣，即在若干個分頻周期中采取某種方法使某幾個周期多計或少計一個數(shù)，從而在整個計數(shù)周期的總體平均意義上獲得一個小數(shù)分頻比，設(shè)要進(jìn)行分頻比為K的小數(shù)分頻，K可表示為：

  式中：n,N,X均為正整數(shù)；n為到X的位數(shù)，即K有n位小數(shù)。另一方面，分頻比又可以寫成：

  式中：M為分頻器輸入脈沖數(shù)；P為輸出脈沖數(shù)。

  令P=10n，則：

  以上是小數(shù)分頻器的一種實現(xiàn)方法，即在進(jìn)行10n次N分頻時，設(shè)法多輸入X個脈沖。

[1]  [2]