針對(duì)基站的系統(tǒng)應(yīng)用優(yōu)化

  智能電話的廣泛普及和無處不在的3G/4G無線網(wǎng)絡(luò)接入不斷推動(dòng)全球無線流量的快速增長(zhǎng)。數(shù)據(jù)流量進(jìn)一步增長(zhǎng)，而語音流量則基本持平。據(jù)預(yù)測(cè)數(shù)據(jù)顯示，今后幾年間數(shù)據(jù)流量每年的增幅將達(dá)150%,這意味著網(wǎng)絡(luò)帶寬需求每18個(gè)月就要翻一番。無線運(yùn)營(yíng)商希望新型芯片解決方案不僅能夠高效滿足上述增長(zhǎng)需求，同時(shí)還要在不影響服務(wù)質(zhì)量的情況下支持最新網(wǎng)絡(luò)對(duì)于帶寬的需求。

  針對(duì)基站的系統(tǒng)應(yīng)用優(yōu)化

  未來的基站對(duì)處理功能的要求更高，同時(shí)還要降低功耗并縮小尺寸。不妨設(shè)想一下LTE eNodeB 站需要支持的L1、L2 L3 理功能。如圖1所示，L1模塊負(fù)責(zé)天線接口管理、物理通道存取和測(cè)量。L2 塊負(fù)責(zé)報(bào)頭壓縮 （RoHC）、加密、不同支持協(xié)議的分段/重組以及所需的多路復(fù)用。L3模塊則負(fù)責(zé)處理控制和傳輸層的需求，如 IPsec與流量管理、BTS模塊管理、PMIPv6 以及MIPv6 等。

  展望新一代基站的前景，片上系統(tǒng)（SoC）方案擁有毋庸置疑的重要性，因?yàn)槭褂梅至⑹浇M件再也無法滿足 LTE 乃至今后更高標(biāo)準(zhǔn)對(duì)時(shí)延與確定性的要求。即便在 SoC 界限內(nèi)，設(shè)計(jì)人員也同樣面臨著實(shí)現(xiàn)最佳架構(gòu)與實(shí)現(xiàn)最優(yōu)解決方案之間的權(quán)衡取舍問題。

  傳統(tǒng)多核方案與非對(duì)稱多核方案的對(duì)比

  面對(duì)日益復(fù)雜的基站需求，我們?cè)撊绾芜M(jìn)行選擇？

  傳統(tǒng)的異構(gòu)多核解決方案進(jìn)一步發(fā)展將有助于解決 LTE 乃至更高標(biāo)準(zhǔn)帶來的挑戰(zhàn)。不過這種方法的功耗和確定性性能仍是待完善的問題，同時(shí)資源爭(zhēng)奪問題也會(huì)造成麻煩。非對(duì)稱多核解決方案模型傾向于用少量通用處理核心來處理需要較高軟件靈活性的功能，同時(shí)用大量的硬件加速器來處理盡可能多的任務(wù)。硬件任務(wù)調(diào)度軟件可管理核心與加速器之間的任務(wù)流。這種方法通常能將功耗減半并提升效率，因?yàn)樗斜匦璧墓δ軌K都包含在同一SoC中。

  非對(duì)稱多核解決方案可最大限度地提高核心與加速器的利用率。相對(duì)于傳統(tǒng)多核SoC而言，非對(duì)稱多核SoC的設(shè)計(jì)工作更加復(fù)雜，不過一旦設(shè)計(jì)完成，非對(duì)稱多核SoC就會(huì)給系統(tǒng)設(shè)計(jì)提供“量身打造的”方案，以將通用處理核心的要求減輕一半。

  LSI Axxia通訊處理器非對(duì)稱多核架構(gòu)示例

  以下部分以LSI Axxia 通訊處理器為例，介紹可從硬件加速獲益的4個(gè)不同領(lǐng)域。

  智能分組引擎

  無線應(yīng)用領(lǐng)域的一個(gè)主要需求就是查找分組報(bào)頭并在執(zhí)行所需的報(bào)頭修改后進(jìn)行數(shù)據(jù)包路由。在非對(duì)稱多核SoC中，硬件引擎無需CPU干預(yù)就能滿足上述要求，從而將CPU核心從龐大的計(jì)算負(fù)荷中解放出來。就 LSI Axxia通訊處理器而言，這些引擎支持樹形最長(zhǎng)前綴分類、ACL（訪問控制列表），而且在完全由硬件管理表格添加/刪除/更新情況下能支持基于哈希的線速狀態(tài)協(xié)議學(xué)習(xí)。同時(shí)，可對(duì)校驗(yàn)和進(jìn)行檢查并對(duì)輸入流量進(jìn)行 CRC 檢驗(yàn)的 PIC（數(shù)據(jù)包完整性檢查），也可作為該模塊的一部分在硬件中提供支持。此外，作為協(xié)議處理的一部分，統(tǒng)計(jì)數(shù)據(jù)收集、狀態(tài)管理、計(jì)時(shí)器維護(hù)和動(dòng)態(tài)資源分配等也都由可同時(shí)支持?jǐn)?shù)百萬個(gè)通訊流的硬件進(jìn)行管理。

  流量管理器

  由于精細(xì)粒度通訊流在高速連接設(shè)置、斷連和服務(wù)質(zhì)量（QoS）方面有較高要求，因此無線網(wǎng)絡(luò)節(jié)點(diǎn)需要具備高級(jí)流量管理功能?；谟布牧髁抗芾砥髦С?jǐn)?shù)百萬個(gè)通訊流，可通過多級(jí)調(diào)度層級(jí)識(shí)別并管理通訊流，因此能夠很好地滿足有關(guān)需求。由于調(diào)度任務(wù)的復(fù)雜性可能非常高，因此調(diào)度程序應(yīng)通過可動(dòng)態(tài)調(diào)節(jié)的軟硬件結(jié)合方式支持多種不同的策略，其中包括加權(quán)輪叫 （Weighted Round Robin）、加權(quán)赤字輪叫 （Weighted Deficit Round Robin）、加權(quán)公平隊(duì)列 （Weighted Fair Queuing） 等。此外，硬件還需要支持多播、隊(duì)列成形以及策略制定等功能。

  線速安全協(xié)議處理器

  與安全相關(guān)的處理需求非常多，會(huì)占用大量通用CPU處理能力。但基于通用CPU核心的解決方案存在吞吐能力的不穩(wěn)定問題。

  LSI Axxia通訊處理器中基于硬件的安全協(xié)議處理器可處理 6Gbit/s的流量，而SoC上4個(gè)通用CPU 核心的負(fù)載為零。LSI Axxia處理器在SoC中包含兩個(gè)用于處理IPSec與DPI要求的獨(dú)立硬件加速器引擎，從而可將起相同作用的通用核心徹底解放出來。DPI 硬件引擎也包含在 LSI ACP中，支持可用于過濾包含病毒和垃圾郵件的惡意流量的正則表達(dá)式掃描，并能對(duì)用于掃描的規(guī)則集進(jìn)行動(dòng)態(tài)更新。

  支持高效SoC通訊

  就傳統(tǒng)多核處理器而言，傳入的流量始終由 CPU核心接收。上述核心將接收到的部分流量路由至加速器引擎進(jìn)行處理，然后再將處理后的流量回收至核心，從而實(shí)現(xiàn)部分任務(wù)的核外處理。LSI Axxia除了幾個(gè)硬件加速器模塊之外還有4個(gè) PowerPC 核心。為了能夠高效路由片上流量，Axxia 通信處理器采用能實(shí)現(xiàn)任意流量路由的LSI虛擬管線技術(shù)。流量可從輸入端口直接路由至硬件加速引擎，再路由到下一個(gè)加速引擎，傳輸路徑完全取決于特定流量的處理需求，與是否使用CPU核心無關(guān)。

  根據(jù)系統(tǒng)對(duì)每個(gè)數(shù)據(jù)包制定的各種分類決策，每個(gè)數(shù)據(jù)包或通訊媒體流在離開ACP之前都可經(jīng)過引擎與CPU核心的任意路由組合。這種靈活性非常強(qiáng)大與便捷，有利于設(shè)計(jì)流經(jīng)器件的通訊流。