2019年計(jì)算機(jī)考研408真題（11-22）

考研408計(jì)算機(jī)統(tǒng)考分兩部分，80分單項(xiàng)選擇題和70分大題，滿分150分。單項(xiàng)選擇題總共80分，每小題2分，40小題。單項(xiàng)選擇題，1-10題是數(shù)據(jù)結(jié)構(gòu)部分；11-22題是計(jì)算機(jī)組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計(jì)算機(jī)網(wǎng)絡(luò)部分。綜合應(yīng)用題70分，共7小題，41和42題是數(shù)據(jù)結(jié)構(gòu)題，分值各為10分和15分；43和44題是計(jì)算機(jī)組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計(jì)算機(jī)網(wǎng)絡(luò)題，分值為9分。為了方便大家更好的來備考，小編為大家整理了“2019年408計(jì)算機(jī)考研真題”，希望可以幫助大家更好的復(fù)習(xí)408計(jì)算機(jī)考研內(nèi)容。

2019年考研408計(jì)算機(jī)統(tǒng)考考研真題

一、單項(xiàng)選擇題（第1～40小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)最符合試題要求）

11、設(shè)外存上有120個(gè)初始?xì)w并段，進(jìn)行12路歸并時(shí)，為實(shí)現(xiàn)最佳歸并，需要補(bǔ)充的虛段個(gè)數(shù)是（  ）。

A.1

B.2

C.3

D.4

12、下列關(guān)于馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)基本思想的敘述中，錯(cuò)誤的是（  ）。

A.程序的功能都通過中央處理器執(zhí)行指令實(shí)現(xiàn)

B.指令和數(shù)據(jù)都用二進(jìn)制數(shù)表示，形式上無差別

C.指令按地址訪問，數(shù)據(jù)都在指令中直接給出

D.程序執(zhí)行前，指令和數(shù)據(jù)需預(yù)先存放在存儲(chǔ)器中

13、考慮以下C語言代碼：

unsigned short usi = 65535;

short si = usi;

執(zhí)行上述程序段后，si的值是（  ）。

A.-1

B.-32767

C.-32768

D.-65535

14、下列關(guān)于缺頁處理的敘述中，錯(cuò)誤的是（  ）。

A.缺頁是在地址轉(zhuǎn)換時(shí)CPU檢測(cè)到的一種異常

B.缺頁處理由操作系統(tǒng)提供的缺頁處理程序來完成

C.缺頁處理程序根據(jù)頁故障地址從外存讀入所缺失的頁

D.缺頁處理完成后回到發(fā)生缺頁的指令的下一條指令執(zhí)行

15、某計(jì)算機(jī)采用大端方式，按字節(jié)編址。某指令中操作數(shù)的機(jī)器數(shù)為1234 FF00H，該操作數(shù)采用基址尋址方式，形式地址（用補(bǔ)碼表示）為FF12H，基址寄存器的內(nèi)容為F000 0000H，則該操作數(shù)的LSB（最低有效字節(jié)）所在的地址是（  ）。

A.F000 FF12H

B.F000 FF15H

C.EFFF FF12H

D.EFFF FF15H

16、下列有關(guān)處理器時(shí)鐘脈沖信號(hào)的敘述中，錯(cuò)誤的是（  ）。

A.時(shí)鐘脈沖信號(hào)由機(jī)器脈沖源發(fā)出的脈沖信號(hào)經(jīng)整形和分頻后形成

B.時(shí)鐘脈沖信號(hào)的寬度稱為時(shí)鐘周期，時(shí)鐘周期的倒數(shù)為機(jī)器主頻

C.時(shí)鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準(zhǔn)確定

D.處理器總是在每來一個(gè)時(shí)鐘脈沖信號(hào)時(shí)就開始執(zhí)行一條新的指令

17、某指令功能為R[r2]←R[r1]+M[R[r0]]，其兩個(gè)源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對(duì)于下列給定部件，該指令在取數(shù)及執(zhí)行過程中需要用到的是（  ）。

Ⅰ.通用寄存器組（GPRs）

Ⅱ.算術(shù)邏輯單元（ALU）

Ⅲ.存儲(chǔ)器（Memory）

Ⅳ.指令譯碼器（ID）

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅱ、Ⅲ

C.僅Ⅱ、Ⅲ、Ⅳ

D.僅Ⅰ、Ⅲ、Ⅳ

18、在采用“取指、譯碼/取數(shù)、執(zhí)行、訪存、寫回”5段流水線的處理器中，執(zhí)行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器編號(hào)。

I1：add s2,s1,s0 //R[s2]←R[s1]+R[s0]

I2：load s3,0(t2) //R[s3]←M[R[t2]+0]

I3：add s2,s2,s3 //R[s2]←R[s2]+R[s3]

I4：store s2,0(t2) //M[R[t2]+0]←R[s2]

下列指令對(duì)中，不存在數(shù)據(jù)冒險(xiǎn)的是（  ）。

A.I1和I3

B.I2和I3

C.I2和I4

D.I3和I4

19、假定一臺(tái)計(jì)算機(jī)采用3通道存儲(chǔ)器總線，配套的內(nèi)存條型號(hào)為DDR3-1333，即內(nèi)存條所接插的存儲(chǔ)器總線的工作頻率為1333MHz，總線寬度為64位，則存儲(chǔ)器總線的總帶寬大約是（  ）。

A.10.66GBps

B.32GBps

C.64GBps

D.96GBps

20、下列關(guān)于磁盤存儲(chǔ)器的敘述中，錯(cuò)誤的是（  ）。

A.磁盤的格式化容量比非格式化容量小

B.扇區(qū)中包含數(shù)據(jù)、地址和校驗(yàn)等信息

C.磁盤存儲(chǔ)器的最小讀寫單位為一字節(jié)

D.磁盤存儲(chǔ)器由磁盤控制器、磁盤驅(qū)動(dòng)器和盤片組成

21、某設(shè)備以中斷方式與CPU進(jìn)行數(shù)據(jù)交換，CPU主頻為1GHz，設(shè)備接口中的數(shù)據(jù)緩沖寄存器為32位，設(shè)備的數(shù)據(jù)傳輸率為50KBps。若每次中斷開銷（包括中斷響應(yīng)和中斷處理）為1000個(gè)時(shí)鐘周期，則CPU用于該設(shè)備輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比最多是（  ）。

A.1.25%

B.2.5%

C.5%

D.12.5%

22、下列關(guān)于DMA方式的敘述中，正確的是（  ）。

Ⅰ.DMA傳送前由設(shè)備驅(qū)動(dòng)程序設(shè)置傳送參數(shù)

Ⅱ.數(shù)據(jù)傳送前由DMA控制器請(qǐng)求總統(tǒng)使用權(quán)

Ⅲ.數(shù)據(jù)傳送由DMA控制器直接控制總線完成

Ⅳ.DMA傳送結(jié)束后的處理由中斷服務(wù)程序完成

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅲ、Ⅳ

C.僅Ⅱ、Ⅲ、Ⅳ

D.Ⅰ、Ⅱ、Ⅲ、Ⅳ