2022年計算機考研408真題（11-22）

考研408計算機統(tǒng)考分兩部分，80分單項選擇題和70分大題，滿分150分。單項選擇題總共80分，每小題2分，40小題。單項選擇題，1-10題是數據結構部分；11-22題是計算機組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計算機網絡部分。綜合應用題70分，共7小題，41和42題是數據結構題，分值各為10分和15分；43和44題是計算機組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計算機網絡題，分值為9分。為了方便大家更好的來備考，小編為大家整理了“2022年408計算機考研真題”，希望可以幫助大家更好的復習408計算機考研內容。

2022年考研408計算機統(tǒng)考考研真題

一、單項選擇題（第1～40小題，每小題2分，共80分。下列每題給出的四個選項中，只有一個選項最符合試題要求）

11、對數據進行排序時，若采用直接插入排序而不采用快速排序，則可能的原因是（  ）。

I.大部分元素已有序

II.待排序元素數量很少

III.要求空間復雜度為O(1)

IV.要求排序算法是穩(wěn)定的

A.僅I、II

B.僅III、IV

C.僅I、II、IV

D.I、II、III、IV

12、某計算機主頻為1GHz，程序P運行過程中，共執(zhí)行了10000條指令，其中，80%的指令執(zhí)行平均需1個時鐘周期，20%的指令執(zhí)行平均需10個時鐘周期。程序P的平均CPI和CPU執(zhí)行時間分別是（  ）。

A.2.8，28us

B.28，28us

C.2.8，28ms

D.28，28ms

13、32位補碼所能表示的整數范圍是（  ）。

A.-232~231-1

B.-231~231-1

C.-232~232-1

D.-231~232-1

14、-0.4375的IEEE754單精度浮點數表示為（  ）。

A.BEE0 0000H

B.BF60 0000H

C.BF70 0000H

D.C0E0 0000H

15、某計算機主存地址為24位，采用分頁虛擬存儲管理方式，虛擬地址空間大小為4GB，頁大小為4KB，按字節(jié)編址。某進程的頁表部分內容如下表所示。當CPU訪問虛擬地址00082840H，虛-實地址轉換的結果是（  ）。

虛頁號 實頁號（頁框號） 存放位

82 024H 0

... ... ...

129 180H 1

130 018H 1

A.得到主存地址02 4840H

B.得到主存地址18 0840H

C.得到主存地址01 8840H

D.檢測到缺頁異常

16、某計算機主存地址為32位，按字節(jié)變化，某Cache的數據區(qū)容量為32KB，主存塊大小為64B，采用8路組相聯映射方式，該Cache中比較器的個數和位數分別為（  ）。

A.8，20

B.8，23

C.64，20

D.64，23

17、某內存條包含8個8192×8192×8位的DRAM芯片，按字節(jié)編址，支持突發(fā)傳送方式，對應存儲器總線寬度為64位，每個DRAM芯片內有一個行緩沖區(qū)。下列關于該內存條的敘述中，不正確的是（  ）。

A.內存條的容量為512MB

B.采用多模塊交叉編址方式

C.芯片的地址引腳為26位

D.芯片內行緩沖有8192×8位

18、下列選項中，屬于指令集體系結構（ISA）規(guī)定的內容是（  ）。

Ⅰ.指令字格式和指令類型

Ⅱ.CPU的時鐘周期

Ⅲ.通用寄存器個數和位數

Ⅳ.加法器的進位方式

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅲ

C.僅Ⅱ、Ⅳ

D.僅Ⅰ、Ⅲ、Ⅳ

19、設計某指令系統(tǒng)時，假設采用16位定長指令字格式，操作碼使用擴展編碼方式，地址碼為6位，包含零地址、一地址和二地址3種格式的指令。若二地址指令有12條，一地址指令有254條，則零地址指令的條數最多為（  ）。

A.0

B.2

C.64

D.128

20、將高級語言源程序轉換為可執(zhí)行目標文件的主要過程是（  ）。

A.預處理→編譯→匯編→鏈接

B.預處理→匯編→編譯→鏈接

C.預處理→編譯→鏈接→匯編

D.預處理→匯編→鏈接→編譯

21、下列關于中斷I/O方式的敘述中，不正確的是（  ）。

A.適用于鍵盤、針式打印機等字符型設備

B.外設和主機之間的數據傳送通過軟件完成

C.外設準備數據的時間應小于中斷處理時間

D.外設為某進程準備數據時CPU可運行其他進程

22、下列關于并行處理技術的敘述中，不正確的是（  ）。

A.多核處理器屬于MIMD結構

B.向量處理器屬于SIMD結構

C.硬件多線程技術只可用于多核處理器

D.SMP中所有處理器共享單一物理地址空間