2023年計(jì)算機(jī)考研408真題（11-22）

考研408計(jì)算機(jī)統(tǒng)考分兩部分，80分單項(xiàng)選擇題和70分大題，滿分150分。單項(xiàng)選擇題總共80分，每小題2分，40小題。單項(xiàng)選擇題，1-10題是數(shù)據(jù)結(jié)構(gòu)部分；11-22題是計(jì)算機(jī)組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計(jì)算機(jī)網(wǎng)絡(luò)部分。綜合應(yīng)用題70分，共7小題，41和42題是數(shù)據(jù)結(jié)構(gòu)題，分值各為10分和15分；43和44題是計(jì)算機(jī)組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計(jì)算機(jī)網(wǎng)絡(luò)題，分值為9分。為了方便大家更好的來(lái)備考，小編為大家整理了“2023年408計(jì)算機(jī)考研真題及答案，希望可以幫助大家更好的復(fù)習(xí)408計(jì)算機(jī)考研內(nèi)容。

2023年考研408計(jì)算機(jī)統(tǒng)考考研真題及答案

一、單項(xiàng)選擇題：1~40 小題，每小題2分，共 80 分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)是符合題目要求的。

11、使用快速排序算法對(duì)數(shù)據(jù)進(jìn)行升序排序，若經(jīng)過(guò)一次劃分后得到的數(shù)據(jù)序列是68,11,70,23,80,77,48,81,93,88，則該次劃分的軸樞（）

A、11

B、70

C、80

D、81

參考答案：D

12、若機(jī)器M的主頻為1.5hz，在M上執(zhí)行程序p的指令條數(shù)為5*10的5次方，p的平均CPI為1.2，則p在M上的指令執(zhí)行速度和用戶(hù)CPU時(shí)間分別為（）

A、0.8GIPS、0.4ms

B、0.8GIPS、0.4μs

C、1.25GIPS、0.4ms

D、1.25GIPS、0.4μs

參考答案：C

13、若short型變量x=-8190，則x的機(jī)器數(shù)為（）

A、E002H

B、E001H

C、9FFFH

D、9FFEH

參考答案：A

14、已知float型變量用IEEE754單精度浮點(diǎn)數(shù)格式表示。若float型變量x的機(jī)器數(shù)為8020000H，則x的值（）

A、- 2^128

B、-1.01x2^-127

C、- 1.01x2^-126

D、非數(shù)( NAN)

參考答案：A

15、某計(jì)算機(jī)的CPU有30根地址線，按字節(jié)編址，CPU和主存芯片連接時(shí)，要求主存芯片占滿所有可能存儲(chǔ)地址空間，并且RAM區(qū)和ROM區(qū)所分配的孔家大小比為3:1，若RAM在連續(xù)低地址區(qū)，ROM在連續(xù)高地址區(qū)，則ROM的地址范圍

A、00000000H~0FFFFFFH

B、10000000H~2FFFFFFH

C、30000000H~3FFFFFFH

D、40000000H~4FFFFFFH

參考答案：C

16、已知x、y為int類(lèi)型，當(dāng)x=100，y=200時(shí)，執(zhí)行x-y指令的到的溢出標(biāo)志OF和借位標(biāo)志CF分別為0,1，那么當(dāng)x=10，y=-20時(shí)，執(zhí)行該指令得到的OF和CF分別是（）

A、OF=O，CF=O

B、OF=O，CF=1

C、OF=1，CF=O

D、OF=l, CF=l

參考答案：B

17、某運(yùn)算類(lèi)型指令中有一個(gè)地址碼為通用寄存器編號(hào)，對(duì)應(yīng)通用寄存器中存放的是操作數(shù)或操作數(shù)地址，CPU區(qū)分兩者的依據(jù)是（）

A、操作數(shù)的尋址方式

B、操作數(shù)的編碼方式

C、通用寄存器編號(hào)

D、通用寄存器的內(nèi)容

參考答案：A

18、數(shù)據(jù)迪路由邏輯元件和時(shí)序元件組成。以下是組合邏輯元件的是（）。

I 算術(shù)邏輯部件ALU

II 程序計(jì)數(shù)器PC

III 通用寄存器

IV 多路選擇器MUX

A、I II

B、 I lV

C、II III

D、ll I IV

參考答案：D

19、采用取指、解碼，執(zhí)行，存儲(chǔ)，寫(xiě)入5段流水線，RISC處理器 ，SO, Sl, S2, S3, t2 為寄存器編號(hào)，

I1: add S2 Sl SO         //[R[S2)]            R(Sl)+R[SO)

I2 : add load(S3)0(S2)     //[R[S2))       R(Sl)+R[SO)

I3 : beq t2 S3 L1           //if R[t2)==R[S3)      jump to L1

I4: c1dd L2 L3 IO         //[R[L2)]            R(L2)+IO

如采用旁路技術(shù)處理數(shù)據(jù)相關(guān)，即采用專(zhuān)用數(shù)據(jù)通路技術(shù)處珅器， 則在 , 1~ 14執(zhí)行過(guò)程中， 發(fā)生流水線阻塞的有(    )。

A、僅 I3

B、僅 I2 和 I4

C、僅 I2 和 I3

D、僅I2 I3和 I4

參考答案：A [ 控制相關(guān)的流水線阻塞 ]

20、若有存儲(chǔ)總線寬度為64位，總線時(shí)鐘頻率為1GHZ，在總線上傳輸一個(gè)數(shù)據(jù)支地址需要一個(gè)的時(shí)鐘周期，不支持突發(fā)傳送，若該總線連接CPU和主存，主存每次準(zhǔn)備個(gè)64位數(shù)據(jù)齋6ns，主存塊大小為32B，則讀取一個(gè)主存塊時(shí)間為(      )。

A、8ns

B、11ns

C、26ns

D、32ns

參考答案：D

21、下列關(guān)于硬件和異常/中斷關(guān)系的敘述中，錯(cuò)誤的是( )。

A、CPU在執(zhí)行一條指令過(guò)程中檢測(cè)異常事件

H、CPU在執(zhí)行完一條指令時(shí)檢測(cè)中斷請(qǐng)求信號(hào)

C、開(kāi)中斷中CPU檢測(cè)到中斷請(qǐng)求后就進(jìn)行中斷響應(yīng)

D、外部設(shè)備通過(guò)中斷控制器向CPU發(fā)中斷結(jié)束信號(hào)

參考答案：D

22、下列關(guān)于I/0控制方式的敘述中錯(cuò)誤的是( )。

A、程序全詢(xún)方式通過(guò)CPU執(zhí)行全詢(xún)程序進(jìn)行1/0操作

B、中斷方式下，通過(guò)CPU執(zhí)行中斷服務(wù)程序進(jìn)行I/0橾作

C、DMA方式下，通過(guò)CPU執(zhí)行DMA傳送和序進(jìn)行I/0操作

0、對(duì)千SSD、網(wǎng)絡(luò)適配器等高速設(shè)備，采用DMA方式輸入/輸出

參考答案：C