?計(jì)算機(jī)組成原理2007年7月真題試題(02318)

計(jì)算機(jī)組成原理2007年7月真題試題及答案解析(02318)

計(jì)算機(jī)組成原理2007年7月真題試題及答案解析(02318)，本試卷總公共150分鐘。

一、單項(xiàng)選擇題

(本大題共15小題，每小題1分，共15分)在每小題列出的四個備選項(xiàng)中只有一個是符合題目要求的。請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。

1.若=1.1011，則=()

A.1.1011
B.1.0101
C.0.1011
D.1.0100

2.若待編信息位為1001011，則該代碼的奇校驗(yàn)碼為()

A.10010101
B.10010110
C.10010100
D.10010111

3.定點(diǎn)小數(shù)補(bǔ)碼的數(shù)值范圍是()

A.

4.若二進(jìn)制數(shù)為110101.1，則相應(yīng)的十進(jìn)制數(shù)為()

A.51.25
B.51.5
C.53.05
D.53.5

5.定點(diǎn)運(yùn)算器的核心部件是()

A.寄存器
B.ALU
C.多路選擇器
D.移位器

6.在一般磁盤中()

A.最外圈磁道的容量最大
B.最內(nèi)圈磁道的容量最大
C.各磁道容量相同
D.各磁道容量不等

7.下列存儲器中，速度最快的是()

A.半導(dǎo)體存儲器
B.磁鼓存儲器
C.磁盤存儲器
D.光盤存儲器

8.下列存儲器中屬于非揮發(fā)性儲存器的是()

A.SRAM
B.DRAM
C.ROM
D.RAM

9.地址總線為A₁₅~A₀(低)，若用1Kx4的存儲芯片組成4K字節(jié)的存儲器，則加至各存儲芯片的地址線是()

A.A₁₅~A₀
B.A₉~A₀
C.A₁₅~A₅
D.A₁₀~A₀

10.采用變址尋址方式，則操作數(shù)在()

A.主存中
B.指令中
C.寄存器中
D.磁盤中

11.總線接口的數(shù)據(jù)緩存功能是解決總線設(shè)備和總線在()

A.速度上的差異
B.容量上的差異
C.數(shù)據(jù)格式上的差異
D.工作狀態(tài)上的差異

12.在一臺計(jì)算機(jī)中，通常一條指令的幾個操作數(shù)的類型是()

A.不同的
B.一部分相同，一部分不同
C.相同的
D.變化的

13.訪存時，送給存儲器的地址首先放在()

A.數(shù)據(jù)寄存器MDR中
B.地址寄存器MAR中
C.狀態(tài)寄存器SR中
D.指令寄存器IR中

14.存放微指令的專用存儲器稱為()

A.堆棧
B.主存專用區(qū)
C.磁盤專用區(qū)
D.控制存儲器

15.串行通信()

A.只能采用異步方式
B.只能采用同步方式
C.只能采用半同步方式
D.可以采用同步和異步兩種方式

二、名詞解釋題

(本大題共5小題，每小題2分，共10分)

11.集中式總線控制

12.指令寄存器IR

13.反碼

14.中斷

15.控制器

三、改錯題

(本大題共5小題，每小題2分，共10分)在下列各小題的表述中均有錯誤，請改正。

21.計(jì)算機(jī)主頻的周期稱為機(jī)器周期。

22.微程序控制方式是用存儲在主存中的微程序產(chǎn)生控制信號。

23.總線主設(shè)備是指向總線發(fā)送數(shù)據(jù)的設(shè)備。

24.反相不歸零制(NRZl)記錄方式的特點(diǎn)是：正向磁化為l，負(fù)向磁化為0。

25.DMA方式是指：直接依靠硬件實(shí)現(xiàn)主機(jī)與I/O設(shè)備之間的數(shù)據(jù)直傳。

四、簡答題

(本大題共6小題，每小題5分，共30分)

31.輸入輸出系統(tǒng)的主要功能是什么?它由哪幾部分構(gòu)成?

32.在CPU對外圍設(shè)備的尋址方式中，什么是單獨(dú)編址?它有什么優(yōu)缺點(diǎn)。

33.在異步串行通信中，數(shù)據(jù)幀有1位起始位，7位數(shù)據(jù)位，1位校驗(yàn)位，1位停止位。如果每秒可傳輸10個數(shù)據(jù)幀，則比特率和波特率分別是多少?

34.在單總線的CPU結(jié)構(gòu)中，取指階段需完成哪些操作?

35.分別簡述向Cache進(jìn)行寫操作命中和失效時各采用什么更新策略。

36.轉(zhuǎn)子指令應(yīng)完成的主要操作有哪些?在子程序設(shè)計(jì)時最后一條指令一般是什么指令?

五、計(jì)算題

(本大題共1小題，10分)

41.用恢復(fù)余數(shù)法的原碼一位除法進(jìn)行5÷2運(yùn)算。要求寫出每一步運(yùn)算過程及運(yùn)算結(jié)果。

六、設(shè)計(jì)題

(本大題共2小題，第33小題13分，第34小題12分，共25分)

51.用4K×4位/片的RAM存儲芯片設(shè)計(jì)一個16KB的存儲器，設(shè)CPU的地址總線為A15~A0(低)，數(shù)據(jù)總線為D7~D0(低)，讀寫控制信號為R/，訪存請求信號為，存儲器芯片控制信號有和。(1)該存儲器需要多少片4Kx4位/片的存儲器芯片?(2)畫出該存儲器與CPU連接邏輯圖。

52.單總線CPU結(jié)構(gòu)如下圖所示。已知無條件轉(zhuǎn)移指令JMPB(RO)，其中B(RO)表示變址尋址，B是偏移量，RO是變址寄存器。(1)說明該指令的功能。(2)寫出該指令的讀取與執(zhí)行流程。