?計算機組成原理2009年4月真題試題(02318)

計算機組成原理2009年4月真題試題及答案解析(02318)

計算機組成原理2009年4月真題試題及答案解析(02318)，本試卷總公共150分鐘。

一、單項選擇題

(本大題共20小題，每小題2分，共40分)在每小題列出的四個備選項中只有一個是符合題目要求的。請將其代碼填寫在題后的括號內。錯選、多選或未選均無分。

1.若十進制數(shù)為40，則其對應的無符號二進制數(shù)為(　　　)

A.101000
B.10100
C.100100
D.10010

2.若[X]_原=110011，則其對應的[X]_補為(　　　)

A.101101
B.101100
C.110011
D.010011

3.若X=-0.1010，則其對應的[X]_反為(　　　)

A.1.0110
B.1.0101
C.1.1010
D.0.1010

4.在下列存儲器中，存取速度最快的存儲器是(　　　)

A.高速緩存
B.磁盤
C.主存
D.光盤

5.若存儲器的容量為16KB，則訪問它的地址線應有(　　　)

A.4根
B.10根
C.14根
D.16根

6.動態(tài)RAM存儲信息依靠的是(　　　)

A.單穩(wěn)態(tài)觸發(fā)器
B.磁場
C.雙穩(wěn)態(tài)觸發(fā)器
D.電容器

7.零地址指令可選的尋址方式是(　　　)

A.立即尋址
B.間接尋址
C.堆棧尋址
D.寄存器尋址

8.為了減少指令中的地址數(shù)，可以采用(　　　)

A.直接尋址
B.隱含尋址
C.相對尋址
D.變址尋址

9.程序計數(shù)器是指(　　　)

A.可存放指令的寄存器
B.可存放程序狀態(tài)字的寄存器
C.本身具有計數(shù)邏輯與移位邏輯的寄存器
D.存放下一條指令地址的寄存器

10.在同步控制方式中(　　　)

A.每個機器周期長度固定
B.每個機器周期長度不固定
C.每個工作周期長度固定
D.各指令的機器周期數(shù)不變

11.作為主要的控制方式，異步控制常用于(　　　)

A.單總線結構中
B.微型計算機中的CPU控制中
C.組合邏輯控制器中
D.微程序控制器中

12.存放微程序的存儲器是(　　　)

A.主存
B.硬盤
C.隨機存儲器
D.只讀存儲器

13.并行接口是指(　　　)

A.僅接口與系統(tǒng)總線之間采取并行傳送
B.僅接口與外圍設備之間采取并行傳送
C.接口的兩側均采取并行傳送
D.接口內部只能并行傳送

14.主設備通常指(　　　)

A.發(fā)送信息的設備
B.接收信息的設備
C.主要的設備
D.申請并獲取總線控制權的設備

15.在磁盤數(shù)據記錄方式中，用調頻制記錄數(shù)據“1”時，電流的變化方向是(　　　)

A.0次
B.1次
C.2次
D.無任何變化

16.CPU可直接編程訪問的存儲器是(　　　)

A.光盤存儲器
B.虛擬存儲器
C.磁盤存儲器
D.主存儲器

17.為了實現(xiàn)輸入輸出操作，指令中(　　　)

A.必須指明外圍設備的設備號
B.必須指明外圍接口中寄存器的地址碼
C.必須同時指明外圍設備號與接口中寄存器的總線地址
D.對單獨編址方式，可以指明設備號或端口地址;對統(tǒng)一編址方式，可以指明寄存器的總線地址

18.中斷屏蔽字的作用是(　　　)

A.暫停外設對主存的訪問
B.暫停CPU對某些中斷的響應
C.暫停CPU對一切中斷的響應
D.暫停CPU對主存的訪問

19.CPU響應中斷的時機是(　　　)

A.可在任一機器周期結束時
B.可在任一工作周期結束時
C.必須在一條指令執(zhí)行完畢時
D.必須在執(zhí)行完當前程序段時

20.在寫磁盤過程中，適配器向主機發(fā)出DMA請求是在(　　　)

A.扇區(qū)緩沖器滿時
B.扇區(qū)緩沖器空時
C.尋道完成時
D.啟動磁盤時

二、名詞解釋題

(本大題共3小題，每小題3分，共9分)

11.微程序

12.并行總線接口

13.分辨率

三、簡答題

(本大題共5小題，每小題4分，共20分)

21.何謂Cache的地址映像?一般有哪幾種方法?

22.什么是指令格式?通常情況下一條指令格式由哪兩部分組成?

23.CPU由哪兩部分組成?CPU具有哪四個基本功能?

24.什么是總線協(xié)議?總線數(shù)據通信方式按照傳輸定時的方法可分為哪兩類?

25.磁盤存儲設備的主要技術指標有哪些?

四、簡單應用題

(本大題共2小題，每小題9分，共18分)

31.用Booth算法計算6×(-3)，要求寫出每一步運算過程及運算結果。

32.設有計算機的CPU數(shù)據通路及其與存儲器的連接結構如下圖所示，其中，R0~R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器，Y和Z為暫存器，MAR為存儲器地址寄存器，MDR為存儲器數(shù)據緩沖寄存器。試寫出指令SUB(R1)，R0的執(zhí)行流程，其中，R0表示寄存器尋址，(R1)表示寄存器間接尋址，指令功能為減法。

五、設計題

(本大題共1小題，13分)

41.用8K×4位/片的存儲芯片構成32KB存儲器，地址線為A₁₅(高)~A₀(低)。(1)需要8K×4位/片的存儲芯片幾片?(2)加至各芯片的地址線是哪幾位?(3)用于產生片選信號的地址線是哪幾位?(4)畫出存儲器邏輯連接圖。